贵，但不存在与pnp电路中基极驱动相关的耗散损耗。pFET 在轻负载时也具有较低的饱和电压（图 1）。事实上，低R的DS（ON）、逻辑电平、p沟道功率MOSFET目前可以从5.5V电池调节1V！

　　图1.一个 p 沟道 MOSFET （Q1） 允许该线性稳压器在 V 电压下工作在到 V外差分低于100mV。

　　此功能允许图2电路从四个电池单元获得5V±10%，即使它们放电低至4.6V。低压差使电路在电池电压下降时“下降”，最终在大约4.6V时脱离稳压。当时的低输入至输出差分（0.1V）可实现接近100%的效率。请注意，IC1的输出精度（在整个温度范围内为±0.6%）使其适合用作2.5V系统基准。

　　IC2的引脚可编程偏置电流使低功耗模式成为可能，在该模式下，整个电路的电流消耗小于50μA。 此模式下可用于备份RAM实时时钟等电路的 5 毫安电流。在高功率模式下，稳压器可提供 1A 电流。

　　选择100μF输出电容（C1）以适应1A的最大负载电流;对于较轻的负载，您可以将电容器缩放到较小的值。但要注意，电路的环路稳定性取决于滞后补偿，其中1/2πRESRC1>

　　14kHz，其中RESR是C1的等效串联电阻。（图1推荐了C1可接受的电容类型。

　　该电路配置为5V输出（R1 = 100kΩ），可从5节电池提供500mA电流，产生7.5V，或从4节电池提供1A电流，产生6V电压。该器件配置为 3V （R1 = 20kΩ），可从四节产生 6V 的电池提供 500mA 电流，或从三节产生 4.5V 的电池提供 1A 电流。输入电压范围为 3V 至 15V，但有限制;由于 Q1 上没有散热器，MOSFET 的封装耗散额定值对输入电压和输出电流的限制如下：IOUT × （VIN - VOUT）

　　<1.25w。

　　更高的性能，PCB面积占用和功耗更低，在手机等便携产品中得到广泛应用。本文介绍了LDO器件的结构和性

　　极低的自有噪声和较高的电源抑制比PSRR(PowerSupplyRejectionRatio

　　的选用技术 /

　　【星嵌电子XQ138F-EVM开发板体验】（原创）8.安全FPGA防御黑客病毒（芯片设计制造级防护）源代码