时，这些电压必须特别干净。为稳压器供电的电源通常包括叠加在直流上的宽带交流纹波。预计LDO会抑制这些伪影。本文介绍了三种提高LDO电源抑制比（PSRR）的方法。

　　用于电池应用的集成线性稳压器的设计充满了艰难的折衷方案。设计必须提供低工作电流以延长电池寿命，同时在有时嘈杂的环境中提供清洁、稳压良好的电源。本应用笔记介绍了在保持低工作电流的同时改善交流伪影抑制的技术。

　　小于 250μA 的稳压器工作电流限制了可用增益带宽，使得噪声、稳压和电源抑制等规格难以实现。在便携式通信中，低压差线性稳压器（LDO）为RF电路产生电源电压，在为频率合成器和压控振荡器（VCO）供电时，电源电压必须特别干净。为稳压器供电的电源通常包括叠加在直流上的宽带交流纹波。预计LDO会抑制这些伪影。当LDO由开关稳压器供电时，它必须能够应对超过300kHz的开关频率。设计人员期望在不增加LDO静态电流的情况下实现这些功能。

　　LDO数据手册中有两个规格，涉及LDO抑制输入电源上各种形式噪声的能力。它们是线路调节和电源抑制比（PSRR）。

　　实际上，线路调节是指稳压器输出电压的%/V外.当同一稳压器具有多种输出电压调整选项时，这尤其有用。

　　一个或多个外部RC滤波器级联。额外的衰减增加了稳压器的固有特性。串联电阻必须保持较低水平，以最大限度地降低 IR 损耗，从而减小稳压器裕量。这种限制要求大容量电容器与1Ω至10Ω电阻结合使用。如果负载电流非常低（小于20mA），则RC滤波器是有用的。或者，如果有足够的电压裕量和散热空间，那么RC滤波器也可以用于较大的负载电流。串联电阻的上限由稳压器的稳定性决定。设计人员假设输入电源的源阻抗较低。大于200Ω的系列R正在进入危险区域。

　　LC滤波器。使用这种类型的滤波器的问题在于网络输出（稳压器的输入）缺乏固有阻尼。网络的源阻抗很低。然而，稳压器的V在端子呈现一个用小电容器分流的高阻抗。（当稳压器在恒定负载下远离压差工作时，其输入电流不会变化到一阶，当V在是多种多样的。在稳压器输入端对LC网络进行严重阻尼，而分流阻尼电阻器中不可能产生明显的直流损耗。例如，串联 10μH电感器与并联 100μF 电容器相结合，周转频率为 5kHz。这种组合要求在网络输出（稳压器输入）和地之间有一个0.32Ω的关键阻尼电阻。图 4a 说明了该问题。

　　一个额外的线性稳压器。这种方法占用的PCB面积很小（例如，两个SOT23-5封装），并且需要比其他方法最少的设计时间。串联使用两个线性稳压器可在任何给定频率下使PSRR加倍（假设具有相同的稳压器）。这种方法的“代价”是压差加倍，并且需要额外的电容器。一个好的设计选择是共享每个稳压器的压降。两个MAX8867稳压器串联在80kHz时提供至少100dB的PSRR，整个组件需要1个5μF陶瓷电容，输入、输出和中间位置各一个。图显示了以这种方式级联的两个线性稳压器。

　　前面的示例和技术侧重于低电流、单封装LDO。可以将RC滤波器添加到高输出电流LDO中，以产生出色的结果，而几乎没有额外的IR压降。对于这种高电流LDO，热约束将串联功率晶体管置于主控制IC之外。控制IC的电源是主电流路径的一小部分。因此，控制IC的电源是添加RC纹波滤波的理想场所。

　　添加到线性稳压器输入端的外部网络可改善LDO的固有PSRR，特别是在高频下，其中低静态电流会损害LDO的高频PSRR。

　　在所讨论的方法中，附加LDO是最通用的，在给定的小区域内封装了更多的衰减，并且需要最少的设计时间。

　　对于大电流LDO，在输入电源上增加一个电阻可以非常有效地增强整个电路的PSRR。

　　的压降为 2V 左右。负输出 LDO 使用 NPN 作为它的传递设备，其运行模式与正输出 LDO

　　电力。在这种情况下，我们需要使用一个接受较高电压并产生较低电压的元件来调节输入功率。一个非常普遍的方法来实现这种类型的规则是纳入一个

　　的设计与研究 /

　　【星嵌电子XQ138F-EVM开发板体验】（原创）8.安全FPGA防御黑客病毒（芯片设计制造级防护）源代码