④理论上具有无穷大扇出，单个反相器可以驱动无穷多个门，增加扇出会增加传播延时，动态特性会变差，但不会影响稳态特性；

　　如下图是一个静态CMOS反相器的电路图，由一个上拉的PMOS器件和一个下拉的NMOS器件组成。通过使用MOS管的开关模型，可以将其等效成右边所示的反相器开关模型。当Vin＝VDD时，下拉NMOS器件开始工作，PMOS器件断开，将存储在负载电容CL上的电压放电至0V。当Vin＝0V时，上拉PMOS器件开始工作，NMOS器件断开，向负载电容CL充电至VDD。

　　我们为什么要使用NMOS器件作为下拉器件，PMOS器件作为上拉器件呢？主要原因是PMOS器件是强1器件，而NMOS器件是强0器件。如下图所示，使用NMOS器件放电时可以将存储在负载电容CL上的电压放电至0V，而使用PMOS器件只能放电至VTp。同样，使用PMOS器件充电时，可以向负载电容CL充电至VDD，而使用NMOS器件只能充电至VDD-VTn。

　　我们可以通过公式进行关系转换，将PMOS器件的I-V特性曲线转换到与NMOS器件相同的坐标系中。

　　然后利用图解法迭加NMOS和PMOS器件I-V特性曲线，便得到了如下图所示的负载曲线，图中红线代表PMOS器件，蓝线代表NMOS器件。

　　由于任何一个DC工作点成立，通过NMOS和PMOS器件的电流必须是相等的，再加上Vin是同样的，便可以找到图中的这些圆点，将这些圆点处的Vin和Vout整理出来，这样就得到了下图所示的反相器电压传输特性曲线。

　　电压传输特性曲线中有一个VM点，它便是开关阈值，一般定义为Vin=Vout的点。图解法求VM是找出ｙ＝ｘ函数与电压传输特性曲线的交点。

　　公式法是使用手工分析的通用MOS模型，代入Vin=VM。假设两个器件处于速度饱和，忽略沟道长度调制效应，于是有

　　反相器在VM处的增益可以通过对Vin求导得到。假设两个器件处于速度饱和，不能忽略沟道长度调制效应。

　　其中NMH指的是高电平噪声容限，NML指的是低电平噪声容限。VIL、VIH可以在VTC中求增益等于-1的工作点得到。

　　传播延时表示一个信号通过一个门时所经历的时间，定义为输入和输出波形的50%翻转点之间的时间。

　　下图是CMOS反相器传播延时与电源电压的关系，我们可以观察到当VDD»Vtn+VDSATn/2时，延时对于电源电压的变化较不敏感；当VDD接近2VT时将看到延时开始迅速增长。

　　② 增加晶体管宽长比：会减小门的等效电阻，但增加晶体管尺寸也会增加本身的扩散电容，因而增加了CL，当增加的扩散电容开始超过由连线和扇出形成外部负载，增加门的尺寸就不再对延时有贡献，这也被叫做自载效应；

　　CMOS反相器的总功耗分为动态功耗和静态功耗，我们首先看一下动态功耗。动态功耗主要有两种，由充放电电容引起的动态功耗和由直接通路电流引起的动态功耗。充放电电容引起的动态功耗大致过程是在充电过程中，一半能量被PMOS管消耗，一半能量存储在CL负载电容中；放电过程中，存储在电容上的能量被NMOS管消耗。

　　另一种动态功耗是由于输入波形存在上升和下降时间，导致在开关过程中从VDD到GND之间在短期内出现一条直流通路，造成短路电流。

　　• 当负载很大，输出的下降时间明显比输入上升时间大，输入在输出改变之前就已经通过了过渡区，PMOS的源漏电压近似为0，P管就基本关断了，所以Ipeak很小

　　• 反之，当负载很小，输出下降时间明显小于输入上升时间，PMOS的VDS大部分时间等于VDD,所以导致了最大的短路电流

　　我们得到的结论是：使输出的下降时间大于输入上升时间可以减小短路功耗，但输出的上升/下降时间太大会降低电路速度，并在扇出门中引起短路电流。换句话说，当负载电容比较小时，直接通路电流引起的动态功耗将占主导，而当负载电容较大时，充放电负载电容引起的动态功耗将占主导。

　　应当指出的是在典型的CMOS电路中由充放电电容引起的动态功耗占主导地位，直接通路电流引起的功耗可以通过设计控制在限定范围内，而漏电造成的静态功耗在未来的工艺制程下会占据更重。

　　的电路设计以及功能仿真，适合入门。还做了版图设计，但是自己对原理不是不清楚，在此就不记录了。virtuoso电路设计环境

　　MOSFET有P沟道和N沟道两种，每种中又有耗尽型和增强型两类。由N沟道和P沟道两种MOSFET组成的电路称为互补MOS或

　　的原理及特点 /

　　设计电路图 /

　　的详细资料说明 /

　　是一种常见的数字电路，用于将输入信号取反输出。它由一个P型MOS管和一个N型MOS管组成，通过