如果说集成电路的发展是人类历史上的一朵奇葩，那么CMOS技术就是一直滋养这支花朵成长的养料。在集成电路走过的精彩辉煌的50年里，CMOS技术为低功耗集成电路打下了基础，并成为当今主流集成电路的关键生产技术。可以说，如果没有CMOS工艺，就没有今天的IC制造业，我们也享受不到PC带来的种种便利和乐趣。从某种意义上来说，集成电路发展史是CMOS工艺不断向前推进的历史。

　　说起CMOS技术的发明应用，还要从基本的硅平面技术说起。硅平面工艺不仅可以在同一硅片上制作出许多BJT 以及电路元件、互连等，还可以制作出器件之间的p-n 结隔离，因此首先发明的是BJT IC。不过在这种IC 中，“隔离墙”占用的面积过大，再加上BJT 是电流控制型器件，功耗比较大，所以限制了集成规模的提高。如果能有一种可以实现自隔离的器件，如果再是电压控制型，那将是构成IC 的理想器件。这种器件早在1930 年J．Lilienfeld 的美国专利和1935 年O．Heil 的英国专利中已经提出构想，即IGFET（绝缘栅场效应晶体管——Insulator Gate Field Effect Transistor）的器件结构。很可惜，限于当时的工艺水平，这种器件未能实现。

　　到1960 年代初，利用Si 平面工艺做出了MOSFET（金属—氧化物—半导体场效应晶体管——Metal-Oxide-Semiconductor Field Effect Transistor），这是以SiO2 作为绝缘栅的IGFET。首先做出的MOSFET 是负极性p 沟道器件，制作正极性的n 沟道器件遇到一些困难。A．S．Grove，B．E．Deal，E．H．Snow 和C．T．Sah 等几位物理学家对Si-SiO2 界面做了透彻的研究，解决了界面态和Na＋离子的影响问题，把MOSFET，包括n-MOS、p-MOS的器件水平提高一大步。在这几位科学家中，Grove 后来创建了Intel，成了杰出的管理学家，Deal 做出过第一个Si 晶体管，C．T．Sah 在1963 年与F．M．Wanlass 一起提出了CMOS结构及技术，成为30 年来制作IC 的绝对主流工艺，占到90%以上。

　　CMOS（互补MOS—Complementary MOS）是把n-MOS 和p-MOS 连接成互补结构，两种极性的MOSFET 一关一开，几乎没有静态电流，很适于作为逻辑电路，因此CMOS IC 首先用于实现布尔功能的数字电路。Moore 定律说的是IC 集成度三年四翻，也就是芯片上的晶体管数目以累进年均增长率CAGR=1.58 增长，（1.58）3≈4，即指数增长。指数增长不容易持久的原因是在后期增长的绝对值太大。一张0.1mm 厚的纸，折一折变为0.2mm，折到20 折的厚度是100 米。Moore定律之所以著名，就是因为它这个指数增长持续几十年。Moore 定律之所以能持续就是因为CMOS 有许许多多的工艺发明和技术进步，使得晶体管的尺寸由10μm 缩小至0.1μm，提高了晶体管的面密度；使得芯片面积从几个mm2 增加到几百mm2。正是由于工艺精度的提和匀场面积的扩大，才使得Moore 定律得以保持。

　　CMOS 工艺的发明和进步主要包括：用离子注入代替高温扩散掺杂，用CVD（化学气相沉积—Chemical Vapour Deposition）生长SiO2、Si3N4、多晶硅等薄膜，用RIE（反应离子刻蚀—Reactive Ion Etching）代替湿法刻蚀，用poly-Si（多晶硅）作为栅极代替铝栅，用Stepper（步进光刻曝光机）代替精缩版曝光机，用铜互连代替铝互连，等等。CMOS 的技术进步是惊人的，但每一项工艺发明或者改进，哪怕是很小的改进，都不容易，可以说“工艺无小事”。以铜互连工艺为例。作为电学互连的材料，铜优于铝，这是尽人皆知的常识，但是真正用到IC 互连上，却花费了十几年的工夫。1982年，Intel推出80286处理器，首次将CMOS工艺用于CPU制作。距离CMOS思想的提出，差不多已经过去了20年时间。1985 年IBM开始在RISC大型机中采用CMOS 芯片，直到1998年，还是与诺发公司（Novellus System）合作，才完成铜互连在IC 中的应用，其中的艰难可想而知。IBM 开发铜互连工艺是一项很有远见的决策，已经成为0.13μm 以下互连工艺的唯一选择。说到CMOS 的工艺进步，一定不要忘记工艺设备制造厂家和材料厂家的功劳。他们汇集了物理学、化学、材料学、控制学以及制造技术等诸多方面的成果，真可谓无所不用其极，为CMOS 的工艺进步建立了非常好的支撑环境。

　　集成电路发展至今，也有人对CMOS工艺的今后发展产生置疑，一些人认为CMO工艺大概到22nm是个坎。但是，占据IC领域90%以上的绝对主流地位目前还没有改变，即使是某一天它将被跟先进的工艺所取代，它在集成电路史上创造的光辉也不会被磨灭。

　　苹果新一代 M3 系列最快会在今年内登场，首发 M3 芯片预计将搭载于 13 英寸的 MacBook Pro 和重新设计的 MacBook Air，而性能更为强大的 M3 Pro 和 M3 Max 计划在明年上市。 据 Wccftech报道，现在已经对这三款 M3 系列 SoC 的配置有了更多的了解。M3 和 M3 Pro 在 CPU 和 GPU 的核心数量上与现有的 M2 和 M2 Pro 保持不变，M3 Max 将增加核心数量，以提供更强的多线 系列芯片都将采用台积电（TSMC）的 3nm 工艺制造。 M3 和 M2 同样拥有最多 8 个核心，分别为 4 个性能核和 4 个能效核，以及最多 10 核心的

　　二十年前的今天，安森美半导体（ON Semiconductor）正式成立，经过多年的打拼，已成功变革成为以推动高能效电子创新的一个半导体大企业，使客户能减少全球的能源使用。安森美通过不断地战略收购和内生增长，2018年收入达约59亿美元，成为全球第14大非存储器半导体供应商（按2018年市场份额）、第二大功率半导体分立器件和模块供应商（按2017年排名）、第七大汽车半导体供应商、第一大图像感知方案供应商，且自2016年起连续4年获选世界最道德企业。安森美半导体全面高能效创新的半导体器件及完整的方案广泛用于汽车、通信、计算机、消费电子、工业、医疗等多个应用领域，并以技术推动新能源汽车、工业及云电源、物联网、医疗等策略增长市场的进步。

　　领军企业，安森美走过的二十年 /

　　所有 MOS 集成电路 （包括 P 沟道 MOS， N 沟道 MOS， 互补 MOS — CMOS 集成电路） 都有一层绝缘栅，以防止电压击穿。一般器件的绝缘栅氧化层的厚度大约是 25nm 50nm 80nm 三种。在集成电路高阻抗栅前面还有电阻——二极管 网络 进行保护，虽然如此，器件内的保护网络还不足以免除对器件的静电损害（ ESD ），实验指出，在高电压放电时器件会失效，器件也可能为多次较低电压放电的累积而失效。 按损伤的严重程度静电损害有多种形式，最严重的也是最容易发生的是输入端或输出端的完全破坏以至于与 电源 端 VDD GND 短路或开路，器件完全丧失了原有的功能。稍次一等严重的损害是出现断续的失效或者是性能的退化

　　对于半导体行业而言，今年第二季度的最大赢家莫过于台积电，这主要得益于7nm FinFET工艺的量产以及加密电子货币采矿芯片的订单推动，据业内人士分析，整个2018年台积电全年收入将同比增长10%以上。 据悉，来自GPU供应商NVIDIA和中国专用采矿ASIC供应伤Bitmain强劲的16/12nm芯片订单已经从3月份开始推动台积电的销售业绩，预计这个月份台积电的营收将反弹至1000亿元新台币（约合34.51亿美元）。 除了加密货币挖矿芯片外，移动SoC也将带来的业绩增长以外。据悉，台积电计划于6月份开始量产7bn FinFET芯片，届时台积电将实现7nm芯片100%的市场份额，而高通、海思和Xillinx都

　　基准电压源是模拟电路设计广泛采用的一个关键模块．可提供高精度和高稳定度基准量电源。该基准电压源与电源、工艺参数和温度相关性很小，但产生的基准电压精度、温度稳定性和抗噪声干扰能力直接影响整个电路系统的精度和性能。因此，设计高性能基准电压源具有重要意义。 1971年Robert Widla提出带隙基准电压源技术以来，相对其他类型的基准电压源而言，带隙基准电压源以其低温度系数、低电源电压，可与标准CMOS工艺相兼容的特点，广泛应用于集成电路翻。现以带隙基准电压源的产生原理为基础，提出了一种具有良好自启动和低功耗特性的CMOS带隙基准电压源。该带隙基准电压源用于BLVDS总线收发器电路，主要为BLVDS总线驱动器、接收器提供所需的

　　带隙基准电路设计 /

　　据patentlyapple报道，供应链报告指出，台积电将于2023年推出3nm制程的增强型版本，名为3nm plus，而第一个使用该技术的客户将是苹果。 台积电并没有透露3nm plus与3nm有何区别，但预计会有更高的晶体管密度，更低的功耗和更高的主频。 根据台积电的说法，与5nm工艺相比，3nm工艺可以将晶体管密度提高70%，或提高15%的性能，降低30%的功耗。 此外，台积电最近在2nm制程方面取得了重大的突破。预计在2023年下半年进行风险试生产，并在2024年投入量产，同时继续推进1nm工艺。

　　9月15日，“万物智能——百度世界2020”大会召开。 据央广网报道，在当天下午的百度大脑分论坛上，百度智能芯片总经理欧阳剑透露了百度昆仑芯片的进展。 据透露，百度昆仑1已量产，已在百度搜索引擎及云计算用户部署2万片，相比T4 GPU 性能在不同模型下提升1.5-3倍。 在本次会议上，同时预发布了采用7nm 先进工艺的百度昆仑2，性能比百度昆仑1 提升3倍，2021年上半年量产等重要内容。 百度最早在2010年开始用FPGA做AI架构的研发，2011年开展小规模部署上线年发布自主研发AI芯片，2019年下半年流片成功，2020年开始量产，以及预计2021年第二代百度昆仑量产。 根据

　　11月19日消息，在一次媒体介绍会上，AMD公司公布了其未来的处理器和制造工艺计划。 据tgdaily报道称，AMD计划在今年12月份推出0.065微米制造工艺。在推出0.065微米制造工艺方面，AMD比英特尔晚了约一年的时间，但它相信，只需半年时间，它的绝大多数产品都将转向0.065微米制造工艺。 AMD的计划显示，向0.065微米制造工艺的过渡将主要在明年第一、二季度进行。但业界人士向《TG Daily》表示，AMD将从今年12月5日开始根据厂商的订单生产4种0.065微米芯片，首批4款采用0.065微米Brisbane内核的将是Athlon 64 X2 4000+、4400+、4800+、5000+。 《TG

　　实训基础 target=_blank

　　解锁【W5500-EVB-Pico】，探秘以太网底层，得捷电子Follow me第4期来袭！

　　Bourns 推出具有变革性 EdgMOV™ 压敏电阻系列 提供节省空间的浪涌保护解决方案

　　Bourns® EdgMOV™ 压敏电阻采用单一外形尺寸，提供多款型号选项，让设计人员能够缩小其浪涌保护方案的尺寸或加强其保护效果2024年1月18 ...

　　英飞凌推出适用于DC-DC POL应用且内置快速COT架构的12 A和20 A同步降压稳压器

　　【2024年1月18日，德国慕尼黑讯】现代功率系统需要高效且设计紧凑的稳压器。为了应对这一挑。