对于全球 Arm 生态来说，每年不变的常数就是 Arm 新发布的「公版」架构，其设计一直在引领移动和云端计算的发展。

　　Arm 最新的 CPU 内核建立在 Armv9 及其之前的整体计算解决方案 (TCS21/22) 生态系统的基础上。对于其 2023 的年度 IP，Arm 正在通过其 Cortex 内核系列推出一波次要的微架构改进，这些细微的变化旨在提高效率和性能，同时完全转向 AArch64 64 位指令集。

　　除了改进 CPU 内核外，Arm 还使用 DSU-120 对其 DynamIQ Shared Unit 内核复合块进行了全面升级。尽管引入的修改很细节，但它们在提高结构效率方面具有重要意义，同时进一步扩展了 Arm 的应用范围，支持单个块中多达 14 个 CPU 内核：此举旨在使 Cortex-A/X 更适合笔记本电脑。

　　开发适用于从旗舰智能手机到入门型号的各种移动设备的片上系统（SoC）需要有细致的分级，但也需要保持一致性。例如，高通的骁龙 8 Gen2 选择使用了 Arm 的 Cortex-X3、Cortex A715/710 和 Cortex-A510 内核集群。有消息说 8 Gen3 等 SoC 今年还会提前迭代，准备利用 Arm 的 TSC23 核心集群的力量，进一步提升下一代旗舰移动设备的性能。

　　Arm 最新的 DynamIQ 共享单元 DSU-120 支持集群中多达 14 个 CPU 内核，为多种 CPU 内核组合打开了新的大门。我们将在今年晚些时候看到高通、联发科等厂商是如何配置它们的，一种可能的配置是 1+5+2（X4+720+520），这很可能是高端智能手机的配置。与上代 1+3+4 集群（X3+715+510）相比，Arm 声称在 GeekBench 6 MT 中的计算性能提升了 27%，在 Speedometer 中的提升在 33-64% 之间。

　　在最初的 Armv9 架构中，Arm 通过使用其内存标记扩展（MTE）改进了安全性，这是一种基于硬件的实现，使用指针身份验证 (PA) 扩展来帮助防止内存漏洞。多年来，基于内存的漏洞一直是对基于硬件的安全性的威胁，而 Arm 在其 IP 中不断试图减少这类漏洞。作为参考，谷歌的 Chromium 项目声称大约 70% 的高严重性错误来自内存。

　　最新 Armv9.2 架构的相关安全功能之一是引入了新的 QARMA3 指针验证码 (PAC) 算法。Arm 声称新算法将 PAC 的 CPU 开销降低到不到 1%，即使在小核上也是如此，这让开发者和手机厂商更加没有理由不启用这种安全功能了。

　　在不同 CPU 核心的升级中，大核 Cortex-X4 最引人关注。从最初的 Cortex X1 内核开始，Arm 每次迭代中在每周期指令 (IPC) 方面都能取得两位数的百分比性能提升，2023 年的 Cortex-X4 也是如此（13%），Cortex-X4 专用于旗舰安卓智能手机和领先的移动设备。

　　Cortex-X4 旨在为移动片上系统（SoC）提供算力，特别适合处理大型游戏或突发负载。Cortex-X4 是 Arm 迄今为止性能最高的内核，具有预计 3.4 GHz 时钟速度和更大的 L2 缓存，与去年的 1 MB 相比容量翻了一番，达到 2 MB。尽管有这些改进，为提升性能核心物理尺寸仍有增加，更复杂的 X4 CPU 核心的裸片尺寸增加不到 10%（不包括额外的 L2 缓存）。

　　至于电源效率，Arm 声称与前几代产品相比效率大幅提升了约 40%，不要指望看到太多芯片厂商利用这一点，因为 X 系列的主要工作是高负载。

　　在架构方面，Cortex-X4 与 Cortex-X3 有相似之处，主要侧重于改进现有架构并优化各种核心组件的效率。Cortex-X4 前端已重新洗牌并调整了指令获取块，Arm 的目标是保持低延迟，同时在其 Cortex-X4 内核和整个 TSC23 内核集群中提供峰值带宽。

　　Cortex-X4 前端的重大架构变化体现在其调度宽度上。Cortex-X4 现在具有更集中的 10-wide 调度宽度，最高可达 X3 的 6/8-wide 调度宽度。也就是说，尽管前端变宽了，但有效流水线长度实际上却略微缩短了，分支预测错误的惩罚从 11 个周期减少到 10 个。

　　前端的另一个重点是指令获取过程本身。与 Cortex-X3 相比，Arm 基本上重新设计了整个指令获取传送系统，以确保整个流水线的效率更高。

　　最新的架构还对 Arm 的分支预测单元进行了另一次改进，进一步提高了它们的预测准确性，但这一切都不是免费的午餐，Arm 很快注意到改进后的预测器的实施成本更高。尽管如此，Arm 认为，为了提供性能这是值得的。

　　再看 CPU 内核的后端，Arm 将重点放在了执行带宽上。在其他变化中，Arm 将 ALU 的数量从 6 个增加到 8 个。其中 6 个是用于处理单周期 uOPS 的简单 ALU。同时有两个复杂的 ALU 用于处理双周期和多周期指令，Arm 还挤进了另一个分支单元，使 Cortex-X4 从 2 个增加到 3 个，并增加了一个额外的 Integer MAC。在浮点方面，Cortex-X4 还升级了流水线浮点分频器。

　　因此从某种程度上看，X4 的性能改进来自于整体的改进，芯片能够在单个时钟内调度和吞吐更多指令。Cortex-X4 的目标是在基准测试和实际工作负载上提供最佳性能，并增加通过管道的任何指令集的提取带宽。这些好处来自延迟减少和指令融合优势，适用于更大的指令占用空间工作负载。

　　Cortex-A720 与去年的 Cortex A715 设计相比并没有太大变化，它首先也是 Arm 首款纯 AArch64 的中核。Arm 对 A700 系列的理念主要是通过优化提高性能，在设定的热限制内提供最高水平的电源效率，并针对实际用例优化工作负载，而不是极快的基准性能。

　　与 Cortex-X4 类似，Cortex-A720 是围绕 Armv9.2 ISA 构建的，Arm 优化了其设计，使 A720 能够在相同的功率预算内提供比 Cortex A715 更高的性能。Arm 700 系列通常涵盖范围更广的应用并迎合各种市场，包括但不限于数字电视、智能手机和笔记本电脑。为了在更多样化的空间中拥有更大灵活性，Arm 希望通过 Cortex-A720 充当 TSC23 核心集群的「主力」。

　　对于 Cortex-A720，Arm 还提供了多种配置选项。除了标准的、性能最高的选项外，Arm 还拥有所谓的「入门级」配置，可将 A720 缩小到与 Arm Cortex-A78 相同的尺寸，同时仍将整体性能提升 10%。由于一些 Arm 客户对裸片尺寸特别严格，因此有必要采取此类举措来说服他们最终转向 Cortex-A7xx 系列和 Armv9。

　　Armv9.2 内核中的第三个是 Cortex-A520，它的设计很少，但 Arm 承诺比前几代有很大改进，尤其是在能效方面。

　　最大的问题解决了吗：并没有，Cortex-A520 不是乱序内核设计。忠于 Arm 的小核心设计理念，它仍然是有序核心 —— 事实上，Arm 甚至在此过程中移除了 ALU。

　　Arm 这一代的最小内核实际上是一个新内核，但它更多的是对 Cortex-A510 的改进，而非全新的设计。在已发布的所有三个 Cortex Armv9.2 内核中，它的功率面积比最低。最明显的差异来自功率优化，Arm 声称 Cortex-A520 在等进程和等频率下的能效比之前的 Cortex-A510 内核高 22%。Arm 的 TCS23 目录中的小内核主要是为执行低强度和后台操作任务而设计的，它可以减轻 Cortex-A720/Cortex-X4 等较大内核的负载，从而提高集群内的整体能效。

　　Arm 的许多效率提升来自于轻度的微架构级别变化，主要围绕实现数据预取和分支预测的能力。总的来说小核改动不大，但是小改动都是为了提高效率。

　　Armv9 Cortex 架构连续第三年实现了两位数的性能提升。除此之外，Arm 还推出了第五代 GPU。第五代架构重新定义了部分图形管道以减少内存带宽，从而实现了更高的游戏性能和实时 3D 应用，同时也带来了更流畅玩法和接近 PC 的体验。

　　延迟顶点着色（DVS）是第 5 代 GPU 架构中引入的一项新图形功能，它重新定义了数据流，使合作伙伴能够扩展以获得更大的核心数量和更高的性能。

　　随着我们不断突破视觉计算的界限，全新的 Immortalis-G720 是 Arm 有史以来性能和效率最高的 GPU。它提供了 15% 的性能和效率改进。与上一代产品相比，新 GPU 的系统级效率提升了 40%，从而带来更高质量的图形以及更身临其境的视觉体验。

　　在新一代 CPU 设计中，Arm 通过在台积电 N3E 工艺上流片 Cortex-X4，迈出了与台积电更深入合作的一大步 —— 这在业界尚属首次。这可以确保 Arm 的生态系统在其处理器技术流片后准备好最大化其 PPA 优势。

　　本文为澎湃号作者或机构在澎湃新闻上传并发布，仅代表该作者或机构观点，不代表澎湃新闻的观点或立场，澎湃新闻仅提供信息发布平台。申请澎湃号请用电脑访问。