输出端对地接上负载电阻，组在电阻的改变会影响输出高电平。因此，这种电路只用作IC内部的逻辑单元，并不能作为输出端直接

　　输入端越多，，串联的驱动管数目也越多，输出的VOL越高，VOH也更高。当输入端全部为低电平时，输入端越多负载并联的数目越多，输出的高电平VOH也越高。

　　学过半导体器件都知道，电子迁移率是空穴的2.5倍（在硅基CMOS工艺中），运算就是用这些大大小小的MOS管驱动后一级的负载电容

　　PMOS的充电时间要大于NMOS的充电时间长。在互补CMOS电路中，与非门是PMOS管并联，NMOS管串联

　　线与逻辑，即将输出并联使用，可以实现线与或用作电平转换和驱动。如下图所示：Y1、Y2中任何一个为低电平，输出都为低电平，同时为高时，输出才为高电平。

　　T1是N沟道增强型MOS管，T2是P沟道增强型MOS管。T1和T2的源极和漏极分别相连作为传输门的输入端和输出端。C和C’是互补的控制信号。

　　1）高阻态：三态门除了高低电平，还有第三个状态——高阻态。高阻态：电路的一种输出状态，既不是高电平也不是低电平，如果高阻态再输入下一级电路的话，对下级电路无任何影响，可以理解为断路，不被任何东西所驱动，也不驱动任何东西。

　　当EN’=1时，不管A为高低状态，G4输出高电平，G5输出低电平，T1和T2同时截止，输出呈现高阻态。

　　，当~ EN为1时，最上面的PMOS和最下面的NMOS管截止，无论A取什么状态，输出为高阻态，反之输出为

　　Y = ~A，反之传输门截止，输出高阻态。如果想要EN高电平有效，交换传输门上下端子的反相器即可。图四：利用一个与非门，得到