数字集成电路按其内部有源器件的不同可以分为两大类：一类为双极型晶体管集成电路（TTL电路）；另一类为单极型集成电路（MOS管组成的电路）。

　　CT74S肖特基系列TTL与非门的电路组成如图2-19（a）所示，它由输入级、中间级、输出级3个部分组成。

　　输入级：由多发射极管VT1和电阻R1组成，多发射极管的3个发射结为3个PN结。其作用是对输入变量A、B、C实现逻辑与，所以它相当于一个与门。

　　中间级：由VT2、R2和VT6、RB、RC组成，VT2集电极和发射极同时输出两个逻辑电平相反的信号，用以驱动VT3和VT5。

　　输出级：由VT3、VT4、VT5和R4、R5组成，它采用了达林顿结构，VT3和VT4组成复合管降低了输出高电平时的输出电阻，提高了带负载能力。

　　对图2-19所示电路，如果高电平用1表示，低电平用0表示，则可列出图2-19所示的线 TTL与非门线）集电极开路与非门（OC门）

　　三态输出门是指不仅可输出高电平、低电平两个状态，而且还可输出高阻状态的门电路，如图2-24所示，

　　如图2-26所示，两个串联的增强型NMOS管VTN1和VTN2为驱动管，两个并联的增强型PMOS管VTP1和VTP2为负载管，组成CMOS与非门，逻辑表达式为：

　　如图2-27所示，两个并联的增强型NMOS管VTN1和VTN2为驱动管，两个串联的增强型PMOS管VTP1和VTP2为负载管，组成CMOS或非门，逻辑表达式为：

　　将两个参数对称一致的增强型NMOS管VTN和PMOS管VTP并联可构成CMOS传输门，电路和逻辑符号如图2-28所示。

　　当输入A=B=0或A=B=1时，即输入信号相同，输出Y=0；当输入A=1或B=1时，即输入信号不同，输出Y=1。其线 异或门线．复合门电路

　　除了上述介绍的逻辑门电路外，还有或非门、异或门、同或门等，表2-3是基本门和常用复合门的逻辑符号、逻辑表达式及逻辑功能。

　　① 根据给定的逻辑电路写出输出逻辑关系式。一般从输入端向输出端逐级写出各个门输出对其输入的逻辑表达式，从而写出整个逻辑电路的输出对输入变量的逻辑函数式。必要时，可进行化简，求出输出逻辑函数式。

　　② 列出逻辑函数的真值表。将输入变量的状态以自然二进制数顺序的各种取值组合代入输出逻辑函数式，求出相应的输出状态，并填入表中，即得真值表。

　　② 列出逻辑函数的真值表。将输入A、B、C取值的各种组合代入式（2-5）中，求出输出Y的值。由此列出线 真值表

　　③ 逻辑功能分析。由表2-4可知：在输入A、B、C这3个变量中，有奇数个1时，输出Y为1，否则Y为0，由此可知，图2-34为这3位奇校验电路。

　　逻辑门因输入端的竞争而导致输出产生不应有的尖峰干扰脉冲（又称过渡干扰脉冲）的现象，称为冒险。如图2-34所示。

　　在组合逻辑电路中，是否存在冒险现象，可通过逻辑函数来判别。如果根据组合逻辑电路写出的输出逻辑函数在一定条件下可简化成下列两种形式时，则该组合逻辑电路存在冒险现象，即：

　　，当A=1，C=1时，存在着竞争冒险。根据逻辑代数的基本公式，增加一项 AC，函数式不变，却消除了竞争冒险，即

　　② 加封锁脉冲。在输入信号产生竞争冒险时间内，引入一个脉冲将可能产生尖峰干扰脉冲的门封锁住。封锁脉冲应在输入信号转换前到来，转换后消失。

　　③ 加选通脉冲。对输入可能产生尖峰干扰脉冲的门电路增加一个接选通信号的输入端，只有在输入信号转换完成并稳定后，才引入选通脉冲将它打开，此时才允许有输出。

　　④ 接入滤波电容。如果逻辑电路在较慢速度下工作，可以在输出端并联一电容器。由于尖峰干扰脉冲的宽度一般都很窄，因此用电容即可吸收掉尖峰干扰脉冲。

　　② 列状态转换真值表。将电路现状的各种取值代入状态方程和输出方程中进行计算，求出相应的次态和输出，从而列出状态转换真值表。

　　③ 逻辑功能说明：由表2-6可看出，图2-35所示电路在输入第六个计数脉冲CP，返回原来的状态，同时输出端Y输出一个进位脉冲。因此，该电路为同步六进制计数器。

　　④ 画状态转换图和时序图。根据表2-6可画出图2-36（a）所示的状态转换图。图中的圆圈内表示电路一个状态，箭头表示状态转换方向，箭头线上方标注X/Y为转换条件，X为转换前输入变量的取值， Y为输出值，由于本例没有输入变量，故X未标上数值。

　　同步时序逻辑电路的设计和分析正好相反，根据给定逻辑功能的要求，设计同步时序逻辑电路。设计的关键是根据设计要求确定状态转换的规律和求出各触发器的驱动方程。