![]() |
+ 低压差线性稳压器 |
+ 白光LED驱动 |
+ MOSFET |
+ 32位ARM核Cortex系列 |
+ CMOS逻辑电路 |
电感有平面螺旋结构和堆叠结构。主要技术指标有品质因子(Q)、自谐振频率(F)、感值(L)。电感下面要加shielding,两侧要加isolation wall以提高Q值。Q值的提高主要从增大感值和减小串联 or电容来实现较大的频率覆盖范围,电容阵列和varactor电容的尺寸、结构也有很多需要考虑的地方。图1给出了几种实用的单开关电容阵列结构,限于篇幅不再介绍每种结构的优缺点。 及本身的噪声,图3所示为两种不同结构的偏置噪声滤波器,R1(倒比管M3)和C1(M4)的时间常数决定噪声带宽,噪声带宽至少要小于PLL环路带宽,因为PLL可以抑制VCO的带内噪声。相同RC时间常数下,右侧结构消耗更小的面积。相同RC常数下,当M3等效电阻较大,M4等效电容较小时消耗面积最小。当截止频率为5kHz(R1=1MΩ,C1=30pF)时偏置建立时间需要200us,这会严重影响PLL的锁定时间。为减小面积,M4采用MOS电容并在上面叠MOM电容的方式。 由电感、电容、负阻、偏置的不同组合可得到图4所示不同结构的LCVCO,同样限于篇幅不再介绍每种结构的优缺点。 图5给出了一种Transformer based VCO^[1]^,该结构中的电容、负阻、偏置跟第一章的结构类似,主要区别是将第一章中的电感换成了变压器。合理设置C0和C1的比值(1.8)及模式0/1的选择可覆盖7~18.3GHz,18.3GHz的相位噪声为-100dBc/Hz @ 1MHz。 该结构将开关串联在负阻管交流地,避免让电感串联一个电阻,提高了电感的Q值。输出通过AC-coupled self-biased inverter结构减小 Z11和Z00的幅频和相频特性如图6所示。图中可以看出当C0/C1足够大(大于1.8)时,Z11相位只有一个过0点,因此,设置C0/C1大于1.8可以使Z11只有一个谐振点。随着C0/C1比值不断增大,Z00的幅度不断降低,因此,功耗限制了C0/C1的最大值。在频率调节过程中(粗调和细调)要时刻保持C0/C1的比值在1.8左右,以免谐振到谐波。 Fig6. (a) Z11 and (b) Z00 of a lossy transformer for different C0/C1 图7给出了Transformer的背景照片及结构,L0通过顶层金属与次顶层串联的方式增大L0感值,从而实现L0=L1。VCO面积仅为120 x 270 um^2^,最大功耗仅为4.4 mW。 江南官方体育app 上一篇:我的世界逻辑门简述和电路符号介绍 下一篇:CL102型CMOS-LED数码 |