梳理程序的执行流程，结合代码分析问题产生的原因。优点：足够简单，通过增加较多的打印信息来分析问题出现的位置，再结合代码分析问题产生的原因。缺点：没法准确的定位问题产生的位置和原因。

　　死机的时候，根据操作系统输出的异常栈信息进行分析，再结合镜像或者应用的反汇编代码进行定位。通常这种方法和方法(2)结合使用。本文主要简单的讲讲栈回溯，对于以后去理解操作系统的异常栈处理打个基础吧。

　　的栈回溯主要有两种方式：一种是基于栈帧寄存器（FP）的栈回溯，另一种是unwind形式的栈回溯。本文主要讲讲基于栈帧寄存器（FP）的栈回溯。

　　Counter）PC，PC主要用于存放CPU取指的地址。R14：又叫链接寄存器（Link register）LR，LR主要用于存放函数的返回地址，即当函数返回时，知道自己该回到哪儿去继续运行。

　　k pointer）SP，SP通常用于保存堆栈地址，在使用入栈和出栈指令时，SP中的堆栈地址会自动的更新。R12：又叫内部过程调用暂存寄存器（Intra-Procedure-call scratch register）IP，主要用于暂存SP。

　　R11：又叫帧指针寄存器（Frame pointer）FP，通常指向一个函数的栈帧底部，表示一个函数栈的开始位置。

　　依据AAPCS (ARM Archtecture Procedure Call Standard)规范，当调用子函数时，子函数一开始的代码总是会执行压栈操作来保留父函数的相关信息，压栈步骤示例如下所示：

　　每个函数都有自己的栈空间，这一部分称为栈帧。栈帧在函数被调用的时候创建，在函数返回后销毁。每个函数的栈帧是由SP寄存器和FP寄存器来界定的，ARM栈帧结构典型示意图如下所示：

　　并且函数内部使用了局部变量，那么函数栈帧中也会保存函数的参数和局部变量；如果被调用的子函数参数过多，那么多余的参数会通过父函数的栈进行传递。比如func1函数的参数p5通过main函数的栈帧进行传递的。（注：编译器的版本不同，函数栈帧中参数和局部变量的压栈顺序可能不同，PC，LR，SP和FP这4个寄存器的压栈顺序一般是固定的）函数栈帧中的PC和LR均指向代码段，PC表示执行入栈指令时CPU正在取指的地址，LR表示当前函数返回后继续执行的地址。

　　在栈回溯的过程中，我们主要利用FP寄存器进行栈回溯。通过FP就可以知道当前函数的栈底，从而可以找到存储在栈帧中的LR寄存器的数据，这个数据就是函数的返回地址。同时也可以找到保存在函数栈帧中的上一级函数FP的数据，这个数据指向了上一级函数的栈底，按照同样的方法可以找出上一级函数栈帧中存储的LR和FP数据，就知道哪个函数调用了上一级函数以及这个函数的栈底地址。这就是栈回溯的流程，整个流程以FP为核心，依次找出每个函数栈帧中存储的LR和FP数据，计算出函数返回地址和上一级函数栈底地址，从而找出每一级函数调用关系。

　　当gcc的编译选项带有-mapcs-frame时，编译出来的代码能够将PC，LR，SP和FP寄存器的值压入函数的栈帧中。默认情况下gcc的编译选项为-mno-apcs-frame ，此时编译出来的代码不一定会将PC，LR，SP和FP这四个寄存器的值压入函数的栈帧中，可能只会将LR和FP寄存器的值压入函数的栈帧中。关于-mapcs-frame选项，gcc的手册描述如下：

　　虽然gcc手册上说-mapcs-frame选项被废弃了，但是只有添加了该选项，编译出来的代码才会将PC，LR，SP和FP寄存器的值压入函数的栈帧中。

　　我这里编译代码仍然使用-mapcs-frame选项，有知道该选项对应的新的栈帧配置选项的兄弟可以告知我一下。

　　根据前面的内容，这里简单的写了一个栈回溯的示例，函数调用流程为：main ->

　　test_a ->

　　test_b ->

　　test_c。

　　文章出处：【微信号：嵌入式那些事，微信公众号：嵌入式那些事】欢迎添加关注！文章转载请注明出处。

　　次阅读 --

　　是后期才发布的，集合了前期发布内核的优点，弥补缺点，在性能和功能上都有很大的增强。其次，我们看下Cortex-

　　次阅读 --

　　次阅读 --

　　次阅读 --

　　次阅读 --

　　。MMU 主要功能之一是虚拟地址到物理地址的转换，这个需要软件和硬件配合完成，软件需要针对不同的硬件进行策略。这里主要分析

　　次阅读 --

　　系列芯片上出现的错误，包括一个由于软浮点配置导致的未定义指令错误以及一个由于数据未对齐导致的 data abort 错误，通过解决这两个问题，学会了如何在

　　次阅读 --

　　开始引入虚拟化以来，arm持续改进虚拟化的支持。一个虚拟化关键的支持是trap虚拟机执行的一些操作。目的是为了虚拟化这些操作或是让hypervisor充当Guest

　　次阅读 --

　　提前(AOT)编译的特定支持。 ·决定处理器如何运行的模式和状态，包括当前的执行特权和安全性。 ·例外模式。 ·内存模型，定义内存排序和内存管理： -

　　次阅读 --

　　MPCore处理器在带有一级高速缓存子系统、可选集成GIC和可选二级高速缓存的单个多处理器设备中具有一到四个处

　　次阅读 --

　　。 GNU和Linux文档(Redhat和Fedora发行版除外)有时将AArch64称为ARM64。 因为

　　次阅读 --

　　平台上执行某些调试操作。 侧重于平台推移硅、 FPGA 和硬件模拟环境的用户如果想要测试其调试设计的某些方面, 可能会发现此调试操作是有用的 。 此教程覆盖的调试操作包括: • 使用调试

　　次阅读 --

　　次阅读 --

　　次阅读 --

　　7的体系结构参考手册免费下载 /

　　次阅读 --

　　工作模式介绍 /

　　--

　　【每周推荐】采用11代Intel CPU，基于youyeetoo X1开发板搭建少儿AI智能STEAM积木平台