就只能按顺序呆板地执行代码。很多人都说是中断能力赋予了 MCU 真正的灵魂，能正确认识和熟练使用 MCU 中断，基本上就算玩熟了这颗 MCU。

　　之前写过一篇《中断处理函数(IRQHandler)的标准流程》，里面详细讲了中断处理函数里的标准代码流程与写法，这篇文章可让大家对 MCU 里的中断用法有个初步认识。今天以ARMCortex-M 内核 MCU 为例再来介绍下业界标准的三重中断控制设计：

　　MCU 中最底层的中断控制针对的是外设里某个具体的事件，这个控制来自于外设模块本身，以恩智浦 i.MXRT 系列 MCU 的 GPT定时器模块为例。如下是 GPT 模块寄存器列表，你可以发现其中有经典的 IR 和 SR 寄存器，SR 是事件状态寄存器，IR 是中断事件控制寄存器：

　　GPT 定时器一旦被使能，其运行状态（一共支持 6 个事件：超时、输入捕获 x 2ch、比较输出 x 3ch）都会实时记录在 SR 寄存器中，如果不在 IR 寄存器中将事件中断开启（默认是关闭的），那么就需要用户在代码里手动去查询 SR 寄存器置起的事件标志位以处理对应事件。

　　Note：SR 寄存器中置起的事件标志位需要在事件处理前手动清除掉。如果标志位不及时清除，可能会遗漏下一次事件的处理（比如先处理当前事件，后清除事件标志位，那么处理事件期间再次发生的事件就会被漏掉）。如果标志位忘了清除，同一次事件就会被处理两次及以上。

　　当然在实际应用中，为了节省 CPU 带宽，我们都是要开启外设事件中断的，MCUK 包里一般都会提供相应接口函数（取自 fsl_gpt.h）：

　　MCU 中第二层的中断控制针对的是整个外设，这个控制来自于 Cortex-M 内核的 NVIC 模块。如下是 NVIC 模块寄存器列表（取自 ARMv8-M 手册，除了 IABRn 和 ITNSn 寄存器组外，其余寄存器适用全部的 Cortex-M 家族），其中跟中断开关相关的是 ISER 和 ICER 寄存器：

　　当 MCU 中某外设（比如上一节里的 GPT）被使能后，即使其内部事件中断已被开启，也不意味着系统中断一定会被触发，因为 NVIC 里对于这个外设的全局中断开关（同一外设中所有事件共享一个系统中断资源，即一个中断号）还没有开启。ARM CMSIS 包里提供了外设全局中断控制函数（取自 core_cm7.h 文件）：

　　MCU 中最顶层的中断控制针对的是整个芯片系统，这个控制来自于 Cortex-M 内核的 CPS 指令。如下是 CPS 指令用法（取自 ARMv7-M 手册）：

　　当你想对 MCU 整个芯片的所有中断进行统一开关控制时，就必须借助 CPS 指令。一般情况下开启芯片系统全局中断动作在 MCU 启动文件里已经做好了，所以在用户代码环境里常常不需要使能系统全局中断的动作。如下是 IAR 环境下 i.MXRT1170 启动文件中系统全局中断操作，基于汇编指令实现：