m counter， System counter负责产生计数，传递到每个核心的私有定时器，架构如下图所示：

　　该定时器可以产生中断，作为系统心跳使用，类似于cortex-M的systick，详细的中断号在DDI0471B_gic400_r0p1_trm.pdf中有说明，下面PPI中断号的截图说明：

　　在ARMv7-A中定义了不同的特权级别,分别是PL0， PL1， PL2，PL0是普通用户模式，在PL1、PL2模式下分别有对应的定时器。

　　下面介绍PL1模式下的定时器，也就是svc、FIQ模式下的定时器,rt-thread的宏内核版本运行在svc模式下，所以我们着重研究PL1物理定时器的使用。

　　CNTFRQ寄存器是定时器频率值，这个需要根据实际的硬件情况设置，在全志平台上是24M，这个必须设置, 操作寄存器的内联汇编代码：

　　CNTPCT是物理计数器寄存器，这个寄存器是64位的，寄存器值会一直累加，根据CNTFRQ寄存器中的频率进行累加，所以这个值可以作为时间tick来使用，在一些需要简短的延时场景可以借助这个计数器。获取计数器值的代码：

　　写入CNTP_TVAL寄存器时，硬件会自动把该值加上System Counter的值，一并写入CNTP_CVAL寄存器中，作为下一次中断的时基。内联汇编伪代码如下：

　　CNTP_CVAL寄存器，该寄存器是比较寄存器，当System Counter的值大于等于CNTP_CVAL的值时产生中断，如果需要改写此寄存器的值可以，通过写入CNTP_TVAL来实现，避免读改写寄存器的繁琐操作。

　　次阅读 --

　　8-M体系结构中的安全域和非安全域。它包含几个编程示例，其中包括一个RTOS应用程序，该应用程序显示了非安全线-M系统安全域提供的库之间的交互。

　　次阅读 --

　　架构的Cortex系列由ARM公司在2006年推出，Cortex系列的推出满足人们对性能日渐复杂的设计要求，根据不同需求，Cortex系列共三个不同的子系列...

　　次阅读 --

　　系列芯片算法的NEON优化，发现一个耗时异常的地方，现象描述如下：首先主循环里会处理三类数据，三类数据分开存放在DDR上，每次循环分别处理三类数据的8个uchar数据，存储数据

　　次阅读 --

　　CA53 run 32bit linux kernel, 发现arch/arm/kernel/perf_event_v

　　次阅读 --

　　异常部分，看到Vector tables发现和以前不一样了，有Secure和Non-secure状态（还有Hyp和Monitor），请问怎么理解这两种状态？读那个寄存器可以知道当前ARM处于哪种状态？

　　次阅读 --

　　中打印堆栈框架的框架指针的地址。为了找到先前的堆栈帧地址，我正在arch_prev_frame（）中执行（frame-12），并在

　　次阅读 --

　　8.4版本。 该指南涵盖： •跟踪是什么以及如何使用 •跟踪体系结构是如何定义的，以及它如何映射到不同的跟踪组件实现 •在Arm系统中可以看到哪些跟踪

　　次阅读 --

　　的A和R配置文件。 其中包括以下内容的描述： ·处理器指令集： -原始ARM®指令集-高代码密度Thumb®指令集-ThumbEE指令集，包括对实时(JIT)或

　　次阅读 --

　　的平台上执行某些基本调试操作的信息。 此教程侧重于使用与 DS-5 一起运输的核心Sight Access 工具在

　　次阅读 --

　　次阅读 --

　　的Cortex系列微处理器 随着嵌入式技术应用领域的不断扩展,对嵌入式系统的要求越来越高,而作为嵌入式系统核心的微处理器也面临日益严竣的挑

　　次阅读 --

　　的Cortex系列微处理器技术特点 /

　　次阅读 --

　　的体系结构参考手册免费下载 /

　　次阅读 --

　　对于安全引导功能的实现和验证过程各家芯片公司的方案都不一样，这是由该芯片的启动流程以及启动所需镜像文件来决定的，但都会遵循链式验签启动的原则。

　　次阅读 --

　　安全引导的过程 /

　　【每周推荐】采用11代Intel CPU，基于youyeetoo X1开发板搭建少儿AI智能STEAM积木平台